## (19) 世界知的所有権機関 国際事務局



# 

#### (43) 国際公開日 2004 年8 月5 日 (05.08.2004)

**PCT** 

## (10) 国際公開番号 WO 2004/066259 A1

(51) 国際特許分類<sup>7</sup>: G02F 1/133, H03K 3/356 G09G 3/36, 3/20,

(72) 発明者; および

Tokyo (JP).

(21) 国際出願番号:

PCT/JP2003/016865

(22) 国際出願日:

2003年12月26日(26.12.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-015637 2003年1月24日(24.01.2003)


(71) 出願人(米国を除く全ての指定国について): ソニー株 式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都品川区 北品川 6 丁目 7番3 5号 Tokyo (JP).

- (75) 発明者/出願人 (米国についてのみ): 寺西 康幸 (TERANISHI,Yasuyuki) [JP/JP]; 〒141-0001 東京都 品川区 北品川 6 丁目 7番35号 ソニー株式会社 内 Tokyo (JP). 仲島 義晴 (NAKA,JIMA,Yoshiharu) [JP/JP]; 〒141-0001 東京都 品川区 北品川 6 丁目 7番35号 ソニー株式会社内 Tokyo (JP). 豊澤 昇 (TOYOZAWA,Noboru) [JP/JP]; 〒141-0001 東京都品 川区 北品川 6 丁目 7番35号 ソニー株式会社内
- (74) 代理人: 多田 繁範 (TADA,Shigenori); 〒170-0013 東京都豊島区 東池袋 2 丁目 4 5番 2号 ステラビル501 多田特許事務所 Tokyo (JP).
- (81) 指定国(国内): CN, KR, SG, US.

[続葉有]

(54) Title: LATCH, LATCH DRIVE METHOD, AND FLAT DISPLAY DEVICE

(54) 発明の名称: ラッチ、ラッチの駆動方法、フラットディスプレイ装置



(57) Abstract: The present invention can be applied, for example, to a horizontal drive circuit of a liquid crystal display device and a liquid crystal display device using the horizontal drive circuit. In the state that a CMOS latch cell (12) is disconnected from power sources (VDD2, VSS2), input of the CMOS latch cell (12) is connected to a circuit (51) of a preceding stage and corresponding data is set. After this, the input of the CMOS latch cell (12) is disconnected from the circuit (51) of the preceding stage. Moreover, the power sources (VDD2, VSS2) of the CMOS latch cell (12) are raised and the data which has been set in the CMOS latch cell (12) is level-shifted.

(57) 要約: 本発明は、例えば液晶表示装置の水平駆動回路、この水平駆動回路による液晶表示装置等に適用して、CMOSラッチセル12を電源VDD2、VSS2から切り離した状態で、このCMOSラッチセル12の入力を前段の回路51に接続して対応するデータをセットした後、この前段の回路51からCMOS

WO 2004/0

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

5



## 15 JUL 2005



## 明細書

## ラッチ、ラッチの駆動方法、フラットディスプレイ装置

## 発明の背景

## 技術分野


本発明は、ラッチ、ラッチの駆動方法、フラットディスプレイ装置に関し、例えば液晶表示装置の水平駆動回路、この水平駆動回路による液晶表示装置等に適用することができる。本発明は、CMOSラッチセルを電源から切り離した状態で、このCMOSラッチセルの入力を前段の回路に接続して対応するデータをセットした後、この前段の回路からCMOSラッチセルの入力を切り離すと共に、CMOSラッチセルの電源を立ち上げて、CMOSラッチセルにセットしたデータをレベルシフトさせることにより、従来に比して消費電力を低減し、構成を簡略化し得る。

## 背景技術

15 近年、例えばPDA、携帯電話等の携帯端末装置に適用されるフラットディスプレイ装置である液晶表示装置においては、液晶表示パネルを構成する絶縁基板であるガラス基板上に、液晶表示パネルの駆動回路を一体に構成するものが提供されるようになされている。

この種の液晶表示装置においては、例えば特開2000-242209号公報 20 に開示されているように、複数系統の基準電圧を画像データに応じて選択することにより画像データをディジタルアナログ変換して駆動信号を生成する方式が採用されるようになされている。

すなわち第1図は、この方式によるディジタルアナログ変換回路を示す接続図である。ディジタルアナログ変換回路1は、画像データD1の各ビットb0~b25 4の論理値によりそれぞれオンオフ動作するスイッチ回路による直列回路が階調に対応して複数個設けられ、これらの直列回路一端にそれぞれ各基準電圧V0~V31が供給され、またこれら直列回路の他端が液晶表示パネルのコラム線SIGOUTに接続される。なおこの第1図は、画像データD1が5ビットの場合であり、スイッチ回路は、導電型のMOS(Metal Oxide Semiconductor)トラン



ジスタにより形成され、画像データD1の値に応じて対応する基準電圧を選択し得るように、Nチャンネル及びPチャンネルが適宜配置される。これによりディジタルアナログ変換回路1は、画像データD1に応じて基準電圧V0~V31を選択して出力するようになされている。

- 5 このようなディジタルアナログ変換回路1の構成に対応して、この種の液晶表示装置においては、画像データD1の各ビットb0~b4をレベルシフトさせてディジタルアナログ変換回路1に入力し、これによりディジタルアナログ変換回路のスイッチ回路を構成する導電型のMOSトランジスタを確実にオンオフ制御するようになされている。
- 10 すなわち第2図は、ディジタルアナログ変換回路1に入力される画像データD 1について、その1ビットの処理系を示す接続図である。この種の液晶表示装置 においては、この1ビットの処理系が画像データD1のビット数分だけ設けられ て、第1図のディジタルアナログ変換回路1と共に、1個の液晶セルについての 階調が設定され、またこの1個の液晶セルに対応する構成が水平方向に連続する 15 液晶セルに対応して順次形成されて水平駆動回路が構成される。

ここでこの処理系は、ラスタ走査順に入力される画像データDATAを対応するタイミングでサンプリングするサンプリングラッチ3と、このサンプリングラッチによるラッチ結果を水平走査周期でラッチした後、レベルシフトさせる第2ラッチ4とにより構成される。

- 20 サンプリングラッチ 3 は、ゲート及びドレインがそれぞれ共通に接続されたN チャンネルMOS (以下、NMOSと呼ぶ)トランジスタQ1及びPチャンネル MOS (以下、PMOSと呼ぶ)トランジスタQ2からなるCMOSインバータ 5 と、同様に、ゲート及びドレインがそれぞれ共通に接続されたNMOSトラン ジスタQ3及びPMOSトランジスタQ4からなるCMOSインバータ6とが電 25 源VDD1及びグランドとの間に並列に接続される。サンプリングラッチ3は、 CMOSインバータ5の出力がCMOSインバータ6に入力され、またサンプリ
  - CMOSインバータ 5 の出力がCMOSインバータ 6 に入力され、またサンプリングパルス s p の反転信号によりオンオフ動作するNMOSトランジスタQ 5 を介して、CMOSインバータ 6 の出力がCMOSインバータ 5 に入力される。これによりサンプリングラッチ 3 は、比較器構成のCMOSラッチセル 7 が形成さ



れるようになされている。サンプリングラッチ3は、サンプリングパルスspによりオンオフ動作するNMOSトランジスタQ6を介して、CMOSインバータ 5に画像データの1ビットのデータDATAが入力される。なおここでこのデータDATAにおいては、論理値に応じて0~3 [V] 程度により信号レベルが変 5 化するようになされている。

サンプリングラッチ3は、このような比較器構成のCMOSラッチセル7でラッチされたラッチ結果が、NMOSトランジスタQ7及びPMOSトランジスタQ8からなるCMOSインバータ8に入力されて続く第2ラッチ4に出力され、またこのCMOSインバータ8の反転出力が、NMOSトランジスタQ9及びP10 MOSトランジスタQ10からなるCMOSインバータ9を介して続く第2ラッチ4に出力される。これにより第3図に示すように、サンプリングラッチ3においては、サンプリングパルスsp(第3図(B))によりデータDATA(第3図(A))をラッチし、ラッチ結果1Lout(第3図(C))を出力するようになされている。

 第2ラッチ4は、NMOSトランジスタQ11及びPMOSトランジスタQ1 2からなるCMOSインバータ10と、NMOSトランジスタQ13及びPMO SトランジスタQ14からなるCMOSインバータ11とにより比較器構成のC MOSラッチセル12が形成され、サンプリングラッチ3のラッチ結果1Lou t、このラッチ結果1Loutの反転出力をラッチパルスoe1により動作する
 NMOSトランジスタQ15、Q16を介して、このCMOSラッチセル12に 入力する。

第2ラッチ4は、所定のパルスoe2、このパルスoe2の反転信号xoe2により相補的にオンオフ動作するNMOSトランジスタQ17、Q19を介して、CMOSラッチセル12がグランドVSS1、負側電源VSS2に接続され、

25 また同様のPMOSトランジスタQ20、Q22を介して、CMOSラッチセル 12が電源VDD2及びVDD1に接続される。また第2ラッチ4は、このCM OSラッチセル12の出力を、NMOSトランジスタQ23及びPMOSトラン ジスタQ24からなるCMOSインバータ13を介してディジタルアナログ変換 回路1の対応するビットに出力する。第2ラッチ4においては、パルスoe2(



第3図(E))の設定により、CMOSラッチセル12の電源をサンプリングラッチ3の電源VDD1と同一電源に設定した後(時点t1)、ラッチパルスoe1(第3図(D))によりサンプリングラッチ3のラッチ結果をCMOSラッチセル12にラッチするようになされている(時点t2)。またこのようにしてラッチ結果をCMOSラッチセル12でラッチすると、ラッチパルスoe1の立ち下げによりサンプリングラッチ3を切り離した後(時点t3)、パルスoe2の立ち下げにより、CMOSラッチセル12の電源電圧を切り換え(時点t4)、これによりラッチ結果をレベルシフトさせて出力するようになされている(第3図(F))。

10 ところで第2図について上述した第2ラッチ4においては、相補的にオンオフ 動作してCMOSラッチセル12の電源を切り換えるトランジスタQ20、Q2 2が、瞬間的に、同時にオン状態となる場合を完全に防止し得ず、この場合、第 2ラッチ4で瞬間的に大きな電力を消費することになる。具体的には、電源VD D2から電源VDD1に、また電源VSS1から電源VSS2に貫通電流が流れ 15 る恐れがある。

これによりこのような瞬間的な貫通電流を防止することができれば、その分、 この種のフラットディスプレイ装置においては、消費電力を低減して使い勝手を 向上することができる。

またこの第2ラッチ4の構成を簡略化することができれば、その分、この種の 20 表示装置において、いわゆる狭額縁化を図ることができる。

#### 発明の開示

本発明は以上の点を考慮してなされたもので、従来に比して消費電力を低減し、簡易な構成によるラッチ、ラッチの駆動方法、フラットディスプレイ装置を提 25 案しようとするものである。

かかる課題を解決するため本発明においては、連続する画像データをサンプリングラッチするラッチ、又は前段のサンプリングラッチのラッチ結果をラッチするラッチに適用して、CMOSラッチセルと、CMOSラッチセルを電源に接続する電源スイッチと、CMOSラッチセルの入力段に配置された入力スイッチと




を有するラッチであって、電源スイッチと入力スイッチとを相補的にオンオフ操作することにより、CMOSラッチセルを電源から切り離した状態で、ラッチに供するデータをCMOSラッチセルにセットした後、前段の回路からCMOSラッチセルの入力を切り離すと共に、CMOSラッチセルの電源を立ち上げて、C MOSラッチセルにセットしたデータをレベルシフトさせる。

本発明の構成によれば、電源スイッチと入力スイッチとを相補的にオンオフ操作することにより、CMOSラッチセルを電源から切り離した状態で、ラッチに供するデータをCMOSラッチセルにセットした後、前段の回路からCMOSラッチセルの入力を切り離すと共に、CMOSラッチセルの電源を立ち上げて、C MOSラッチセルにセットしたデータをレベルシフトさせれば、1つの電源への接続の処理により、電源を切り換える際の貫通電流を有効に回避し得、その分、消費電力を少なくすることができる。また電源に係る制御が簡単になった分、全体構成を簡略化することができる。

また本発明においては、連続する画像データをサンプリングラッチするCMO Sラッチセル、又は前段のサンプリングラッチのラッチ結果をラッチするCMO Sラッチセルによるラッチの駆動方法に適用して、CMOSラッチセルを電源から切り離した状態で、CMOSラッチセルの入力を前段の回路に接続してCMO Sラッチセルに対応するデータをセットした後、前段の回路からCMOSラッチセルの入力を切り離すと共に、CMOSラッチセルの電源を立ち上げて、CMO Sラッチセルにセットしたデータをレベルシフトさせる。

これにより本発明の構成によれば、従来に比して消費電力を低減し、簡易な構成によるラッチの駆動方法を提供することができる。

また本発明においては、マトリックス状に画素を配置してなる表示部と、表示部の画素を駆動する駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置に適用して、駆動回路のうちの、表示部の画素の階調を設定する水平駆動回路が、連続する画像データを順次ラッチするサンプリングラッチと、サンプリングラッチによるラッチ結果を1ライン周期でラッチする第2ラッチと、第2ラッチの出力をディジタルアナログ変換して表示部に出力するディジタルアナログ変換回路とを備え、サンプリングラッチ又は第2ラッチは、CMOSラッチセ



ルを電源から切り離した状態で、CMOSラッチセルの入力を前段の回路に接続してCMOSラッチセルに対応するデータをセットした後、前段の回路からCMOSラッチセルの入力を切り離すと共に、CMOSラッチセルの電源を立ち上げて、CMOSラッチセルにセットしたデータをレベルシフトさせる。

5 これにより本発明の構成によれば、従来に比して消費電力を低減し、簡易な構 成によるフラットディスプレイ装置を提供することができる。

#### 図面の簡単な説明

第1図は、基準電圧を選択する方式によるディジタルアナログ変換回路を示す 10接続図である。

第2図は、従来のサンプリングラッチ及び第2ラッチを示す接続図である。

第3図は、第2図のサンプリングラッチ及び第2ラッチの動作の説明に供する タイムチャートである。

第4図は、本発明の第1の実施例に係るサンプリングラッチ及び第2ラッチに 15 よる液晶表示部による携帯端末装置を示すブロック図である。

第5回は、第4回の水平駆動回路を示すブロック図である。

第6図は、第4図のサンプリングラッチ及び第2ラッチを示す接続図である。

第7図は、第6図のサンプリングラッチ及び第2ラッチの動作の説明に供する タイムチャートである。

20 第8図は、本発明の第2の実施例に係るサンプリングラッチ及び第2ラッチを示す接続図である。

第9図は、第8図のサンプリングラッチ及び第2ラッチの動作の説明に供する タイムチャートである。

#### 発明を実施するための最良の形態

以下、適宜図面を参照しながら本発明の実施例を詳述する。

## (1) 第1の実施例

25

第4図は、本発明の第1の実施例に係る携帯端末装置に係る画像表示部を示す ブロック図である。この携帯端末装置は、例えば携帯電話、PDA等であり、こ



の画像表示部31により所望の画像を表示する。このためこの画像表示部31においては、画像処理回路32に内蔵の画像メモリに画像データD1を格納し、この画像データD1を順次液晶表示装置33に出力する。またこの画像データD1の出力に同期して、マスタクロックMCK、垂直同期信号VSYNC、水平同期5信号HSYNCを出力する。

この携帯端末装置は、内蔵の液晶表示装置33にこれら画像データD1、マスタクロックMCK、垂直同期信号VSYNC、水平同期信号HSYNCを入力し、この液晶表示装置33により画像を表示する。ここでこの液晶表示装置33は、マトリックス状に画素を配置してなる表示部34と、この表示部34の画素を10駆動する駆動回路35とをガラス基板上に一体に形成してなるフラットディスプレイ装置である。この実施例では、この表示部34の画素が、液晶セル、この液晶セルをスイッチングするポリシリコンTFT、補助容量とにより構成される。

これに対して駆動回路35は、インターフェース(IF)36を介してマスタクロックMCK、垂直同期信号VSYNC、水平同期信号HSYNCをタイミン15 グジェネレータ(TG)37に入力し、ここで各種動作基準のタイミング信号を生成する。DC-DCコンバータ(DDC)41は、このタイミングジェネレータ37で生成される所定のタイミング信号により動作して、この液晶表示装置33に供給される電源VDDから各部の動作に必要な電源VDD2、VVSS2、HVSS2等を生成する。

- 20 垂直駆動回路38は、同様に、タイミングジェネレータ37で生成される所定のタイミング信号により動作して、表示部34のラインを選択する選択信号を出力する。基準電圧発生回路39は、水平駆動回路40の処理に必要な基準電圧を生成し、水平駆動回路40は、画像データD1による階調データにより表示部34の対応する画素の階調を設定する。
- 25 この実施例においてこの水平駆動回路40は、第5図に示すようにサンプリングラッチ51、第2ラッチ52、ディジタルアナログ変換回路(DAC)53により構成される。ここでディジタルアナログ変換回路53は、第1図について上述したディジタルアナログ変換回路1と同一に構成される。

第6図に示すように、またサンプリングラッチ51は、第2図について上述し



たサンプリングラッチ3と同一に構成される。これに対して第2ラッチ52は、 電源及びグランドに配置されたトランジスタQ22、Q17が省略されて、また トランジスタQ19、Q20が、第2ラッチ52の入力を制御するアウトプット イネーブルoeにより共通に制御される点を除いて、第2図について上述した従 5来構成による第2ラッチ4と同一に構成される。

すなわち第7図に示すように、従来と同様に、サンプリングラッチ51においては、振幅0~6 [V] のサンプリングパルス s p (第7図 (B)) により振幅0~3 [V] のデータDATA (第7図 (A)) をラッチし、これにより振幅0~3 [V] のラッチ結果1Lout (第7図 (C)) を出力する。

10 第2ラッチ52においては、振幅-3~6 [V]のアウトプットイネーブルパルスoe(第7図(D))が時点t1で立ち上がることにより、このサンプリングラッチ51によるラッチ結果1Lout(第7図(C))が、CMOSインバータ10及び11を構成するトランジスタQ11~Q14のゲートに転送され(第7図(E))、続く時点t2でアウトプットイネーブルパルスoeが立ち下が15 ると、サンプリングラッチ51との接続が絶たれると共に、CMOSラッチセル12が電源VDD2に接続され、これによりレベルシフトされたデータ信号2Loutが出力される。

これらによりこの実施例では、ラッチに使用するCMOS構成のCMOSラッチセル12を電源VDD2、VSS2から切り離した状態で、ラッチに供するデ20 ータをこのCMOSラッチセル12にセットした後、前段の回路からこのCMOSラッチセル12の入力を切り離すと共に、トランジスタQ19、Q20によりこのCMOSラッチセル12の電源を立ち上げることにより、従来のようなトランジスタQ22、Q20による2つの電源VDD1、VDD2の切り換えを実施しなくても、データ信号2Loutをレベルシフトさせて出力できるようになされている。

これにより水平駆動回路 4 0 においては、1 ビットの処理に係る第 2 ラッチで それぞれトランジスタを 2 個ずつ省略することができ、これにより構成を簡略化 して狭額縁化を図り得るようになされている。また電源の切り換えによる貫通電 流の発生についても有効に回避し得、その分、消費電力を少なくすることができ



るようになされている。また電源の配線も小さくし得、これによっても全体構成 を簡略化することができるようになされている。。

以上の構成によれば、ラッチに使用するCMOS構成のラッチセル12を電源 VDD2、VSS2から切り離した状態で、ラッチに供するデータをこのCMO 5 Sラッチセル12にセットした後、前段の回路からこのCMOSラッチセル12 の入力を切り離すと共に、トランジスタQ19、Q20によりこのCMOSラッチセル12の電源を立ち上げることにより、従来のようなトランジスタQ22、Q20による2つの電源VDD1、VDD2の切り換えを実施しなくても、データ信号をレベルシフトさせて出力することができる。これにより、従来に比して 10 消費電力を低減し、構成を簡略化することができる。

#### (2) 第2の実施例

第8図は、第2の実施例に係るサンプリングラッチ61及び第2ラッチ62で あり、第6図について上述したサンプリングラッチ51及び第2ラッチ52に代 15 えて適用される。

ここでこのサンプリングラッチ61及び第2ラッチ62は、サンプリングラッチ61でラッチする際に、併せてレベルシフトさせる。すなわちサンプリングラッチ61では、CMOSラッチセル7が、サンプリングパルスspによりオンオフ動作するトランジスタQ31、Q32により電源に接続され、これにより第920回に示すように、サンプリングラッチ61において、CMOSラッチセル7を電源VDD2、VSS2から切り離した状態で、ラッチに供するデータをこのCMOSラッチセル7にセットした後(第9回(A)~(C))、前段の回路からこのCMOSラッチセル7の入力を切り離すと共に、トランジスタQ31、Q32によりこのCMOSラッチセル7の電源を立ち上げることにより、サンプリング25ラッチ61でレベルシフトの処理を実行した後、第2ラッチ62でラッチする(第9回(D)~(E))。

この実施例のようにサンプリングラッチ側で併せてレベルシフトさせるように しても、第1の実施例と同様の効果を得ることができる。



## (3) 他の実施例

なお上述の実施例においては、各画素の各ビットの処理系にそれぞれトランジスタQ19、Q20又はQ31、Q32を設ける場合について述べたが、本発明はこれに限らず、これら処理系をグループ化して各グループにそれぞれこれらの5トタンジスタを配置してまとめて電源を制御するようにしてもよく、さらにはすべての処理系でまとめて電源を制御するようにしてもよい。

また上述の実施例においては、液晶セルによる画素を駆動する場合について述べたが、本発明はこれに限らず、種々の表示手段により画素を構成するフラットディスプレイ装置に広く適用することができる。

10

上述のように本発明によれば、CMOSラッチセルを電源から切り離した状態で、このCMOSラッチセルの入力を前段の回路に接続して対応するデータをセットした後、この前段の回路からCMOSラッチセルの入力を切り離すと共に、CMOSラッチセルの電源を立ち上げて、CMOSラッチセルにセットしたデー15 タをレベルシフトさせることにより、従来に比して消費電力を低減し、構成を簡略化することができる。

## 産業上の利用可能性

本発明は、ラッチ、ラッチの駆動方法、フラットディスプレイ装置に関し、例 20 えば液晶表示装置の水平駆動回路、この水平駆動回路による液晶表示装置等に適用することができる。



#### 請求の範囲

- 1. 連続する画像データをサンプリングラッチするラッチ、又は前段のサンプリングラッチのラッチ結果をラッチするラッチであって、
- 5 CMOSラッチセルと、

前記CMOSラッチセルを電源に接続する電源スイッチと、

前記CMOSラッチセルの入力段に配置された入力スイッチとを有するラッチであって、

前記電源スイッチと前記入力スイッチとを相補的にオンオフ操作することによ 10 り、

前記CMOSラッチセルを電源から切り離した状態で、ラッチに供するデータを前記CMOSラッチセルにセットした後、

前段の回路から前記CMOSラッチセルの入力を切り離すと共に、前記CMOSラッチセルの電源を立ち上げて、前記CMOSラッチセルにセットしたデータ をレベルシフトさせる

ことを特徴とするラッチ。

2. 連続する画像データをサンプリングラッチするCMOSラッチセル、又は前段のサンプリングラッチのラッチ結果をラッチするCMOSラッチセルによるラ20 ッチの駆動方法において、

前記CMOSラッチセルを電源から切り離した状態で、前記CMOSラッチセルの入力を前段の回路に接続して前記CMOSラッチセルに対応するデータをセットした後、

前記前段の回路から前記CMOSラッチセルの入力を切り離すと共に、前記C 25 MOSラッチセルの電源を立ち上げて、前記CMOSラッチセルにセットしたデ ータをレベルシフトさせる

ことを特徴とするラッチの駆動方法。

3. マトリックス状に画素を配置してなる表示部と、前記表示部の画素を駆動す



る駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置において

前記駆動回路のうちの、前記表示部の画素の階調を設定する水平駆動回路が、 連続する画像データを順次ラッチするサンプリングラッチと、

5 前記サンプリングラッチによるラッチ結果を1ライン周期でラッチする第2ラッチと、


前記第2ラッチの出力をディジタルアナログ変換して前記表示部に出力するディジタルアナログ変換回路とを備え、

前記サンプリングラッチ又は前記第2ラッチは、


10 CMOSラッチセルを電源から切り離した状態で、前記CMOSラッチセルの 入力を前段の回路に接続して前記CMOSラッチセルに対応するデータをセット した後、

前記前段の回路から前記CMOSラッチセルの入力を切り離すと共に、前記CMOSラッチセルの電源を立ち上げて、前記CMOSラッチセルにセットしたデ
15 ータをレベルシフトさせる


ことを特徴とするフラットディスプレイ装置。




第1図




第2図




第3図




第4図




第5図




第6図




第7図



第8図




第9図




## 符号の説明


1、53……ディジタルアナログ変換回路、3、51、61……サンプリングラッチ、4、52、62……第2ラッチ、5、6、8、9、10、11、13……インバータ、7、12……ラッチセル、31……画像表示部、32……画像処理回路、33……液晶表示装置、34……表示部、35……駆動回路、36……インターフェース、37……タイミングジェネレータ、38……垂直駆動回路、39……基準電圧発生回路、40……水平駆動回路、41……DC-DCコンバータ、Q1~Q17、Q19~Q24、Q31、Q32……トランジスタ






A. CLASSI Int.(	IFICATION OF SUBJECT MATTER C1 <sup>7</sup> G09G3/36, 3/20, G02F1/133,	нозкз/356				
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS	SEARCHED					
Minimum do	cumentation searched (classification system followed by	y classification symbols)				
Int.	Cl <sup>7</sup> G09G3/20-3/38, G02F1/133, F	103K3/336				
Documentati	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched					
Jitsu	yo Shinan Koho 1926-1996	Jitsuyo Shinan Toroku Koho	1996-2004			
	Jitsuyo Shinan Koho 1971-2004	Toroku Jitsuyo Shinan Koho				
Electronic da	ata base consulted during the international search (name	of data base and, where practicable, sear	ch terms used)			
	·					
C DOCIII	MENTS CONSIDERED TO BE RELEVANT					
<del></del>	Citation of document, with indication, where app	stantiate of the relevant nassages	Relevant to claim No.			
Category*			1-3			
A	JP 2000-221926 A (Sony Corp.) 11 August, 2000 (11.08.00),	· ·				
	Full text; all drawings					
l l	& EP 1014334 A2					
A	JP 11-289246 A (NEC Corp.),		1-3			
"	19 October, 1999 (19.10.99),	·				
	Full text; all drawings & US	6208170 B1				
	& EP 0949629 AZ & 05	0200170 21				
A	WO 01/018962 A1 (Lucent Tech	nologies Inc.),	1-3			
	Full text; all drawings (Family: none)					
	(ramily. Hone)	i				
}						
Further documents are listed in the continuation of Box C. See patent family annex.						
* Special categories of cited documents:  "T" later document published after the international filing date or priority date and not in conflict with the application but cited to						
consid	nent defining the general state of the art which is not ered to be of particular relevance	understand the principle or theory und "X" document of particular relevance; the	terlying the invention			
date	document but published on or after the international filing	considered novel or cannot be considered	ered to involve an inventive			
cited t	nent which may throw doubts on priority claim(s) or which is o establish the publication date of another citation or other	step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be				
specia	l reason (as specified) aent referring to an oral disclosure, use, exhibition or other	considered to involve an inventive ste combined with one or more other suc	h documents, şuch			
means  "P" document published prior to the international filing date but later than the priority date claimed  "Combination being obvious to a person skilled in the art document member of the same patent family						
Date of the	actual completion of the international search	Date of mailing of the international sea	rch report			
02 1	March, 2004 (02.03.04)	16 March, 2004 (16	.03.04)			
Name and	mailing address of the ISA/	Authorized officer				
Name and mailing address of the ISA/ Japanese Patent Office						
Faccinile No.		Telephone No.				





JP 2002-311920 A (Matsushita Electric Industrial Co., Ltd.), 25 October, 2002 (25.10.02), Full text; all drawings (Family: none)  A JP 7-199873 A (Casio Computer Co., Ltd.), 04 August, 1995 (04.08.95), Full text; all drawings & EP 0662678 Al & US 5724061 A	ategory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
04 August, 1995 (04.08.95), Full text; all drawings		JP 2002-311920 A (Matsushita Electric Industrial Co., Ltd.), 25 October, 2002 (25.10.02), Full text; all drawings	1-3
		04 August, 1995 (04.08.95), Full text; all drawings	1-3
· ·			





A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl' G09G 3/36,3/20 G02F 1/133 H03K 3/356						
B. 調査を行った分野 調査を行った最小限資料(国際特許分類(I PC)) Int. Cl' G 0 9 G 3/20-3/38 G 0 2 F 1/133 H 0 3 K 3/3 5 6						
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1926-1996年 日本国公開実用新案公報 1971-2004年 日本国実用新案登録公報 1996-2004年 日本国登録実用新案公報 1994-2004年						
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)						
C. 関連すると認められる文献						
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連すると	さきは、その関連する箇所の表示	関連する 請求の範囲の番号				
A JP 2000-221926 A 2000.08.11,全文,全区 & EP 1014334 A2		1-3				
A JP 11-289246 A (日2 1999. 10. 19, 全文, 全区 & EP 0949629 A2 & US 6208170 B1	·	1 — 3				
区 C 概の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。				
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願	の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献					
国際調査を完了した日 02.03.2004 国際調査報告の発送日 16.3.2004						
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 西島 篤宏 電話番号 03-3581-1101	2G 9308				
The second secon						

	国際調査報告   国際出願番号 PCT/JP03/16865		
C (続き).			
引用文献の カテゴリー*		関連する 請求の範囲の番号	
A	WO 01/018962 A1 (ルーセント テクノロジーズ インコーポレイテッド),全文,全図 (ファミリーなし)	1-3	
A	JP 2002-311920 A (松下電器産業株式会社) 2002.10.25,全文,全図 (ファミリーなし)	1-3	
A	JP 7-199873 A (カシオ計算機株式会社) 1995.08.04,全文,全図 & EP 0662678 A1 & US 5724061 A	1-3	